

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-203316

(P2001-203316A)

(43) 公開日 平成13年7月27日 (2001.7.27)

(51) Int.Cl.<sup>7</sup>

識別記号

F I

テーマコード\*(参考)

H 0 1 L 25/065

H 0 1 L 25/08

B

25/07

25/18

審査請求 未請求 請求項の数29 O L (全 12 頁)

(21) 出願番号 特願2000-12670(P2000-12670)

(22) 出願日 平成12年1月21日 (2000.1.21)

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 和田 健嗣

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(72) 発明者 松島 文明

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74) 代理人 100090479

弁理士 井上 一 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法、回路基板並びに電子機器

(57) 【要約】

【課題】 電気的な接続を高い信頼性を以て、容易に図ることができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。

【解決手段】 半導体装置の製造方法は、電極14を有する半導体チップ10に貫通穴50を形成し、貫通穴50の内側を含む領域に導電層70を形成する工程を含む。貫通穴50は、中間部が開口端部よりも大きく形成され、導電層70を無電解メッキで形成する。



**【特許請求の範囲】**

【請求項 1】 電極を有する半導体素子に貫通穴を形成する第 1 工程と、前記貫通穴の内側を含む領域に導電層を形成する第 2 工程と、を含む半導体装置の製造方法。

【請求項 2】 請求項 1 記載の半導体装置の製造方法において、前記電極に、前記貫通穴と連通する穴を形成し、前記導電層を、前記電極の少なくとも一部に積層して形成する半導体装置の製造方法。

【請求項 3】 請求項 1 又は請求項 2 記載の半導体装置の製造方法において、前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成する半導体装置の製造方法。

【請求項 4】 請求項 3 記載の半導体装置の製造方法において、前記中間部を、全ての部分でほぼ同じ径で形成し、前記貫通穴を、前記開口端部と前記中間部を接続するテーパ部をさらに有する形状で形成する半導体装置の製造方法。

【請求項 5】 請求項 1 から請求項 4 のいずれかに記載の半導体装置の製造方法において、前記第 1 工程で、前記貫通穴よりも径の小さい小孔を予め形成し、前記小孔を拡大させて前記貫通穴を形成する半導体装置の製造方法。

【請求項 6】 請求項 5 記載の半導体装置の製造方法において、前記第 1 工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決めして前記小孔を形成する半導体装置の製造方法。

【請求項 7】 請求項 5 又は請求項 6 記載の半導体装置の製造方法において、前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させる半導体装置の製造方法。

【請求項 8】 請求項 1 から請求項 7 のいずれかに記載の半導体装置の製造方法において、電気的な接続部を形成する工程を含む半導体装置の製造方法。

【請求項 9】 請求項 8 記載の半導体装置の製造方法において、前記接続部を、第 2 工程で前記導電層の一部として形成する半導体装置の製造方法。

【請求項 10】 請求項 1 から請求項 9 のいずれかに記載の半導体装置の製造方法において、前記第 1 工程後であって、前記第 2 工程前に、前記貫通穴の内壁面に絶縁膜を形成する工程をさらに含み、前記第 2 工程で、前記絶縁膜上に前記導電層を形成する

半導体装置の製造方法。

【請求項 11】 請求項 10 記載の半導体装置の製造方法において、前記絶縁膜を、化学気相堆積によって形成する半導体装置の製造方法。

【請求項 12】 請求項 1 から請求項 11 のいずれかに記載の半導体装置の製造方法において、前記導電層を、無電解メッキによって形成する半導体装置の製造方法。

【請求項 13】 請求項 12 記載の半導体装置の製造方法において、少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無電解メッキを行い、前記導電材料で前記導電層を形成する半導体装置の製造方法。

【請求項 14】 請求項 1 から請求項 13 のいずれかに記載の半導体装置の製造方法において、前記半導体素子は、半導体チップである半導体装置の製造方法。

【請求項 15】 請求項 1 から請求項 13 のいずれかに記載の半導体装置の製造方法において、前記半導体素子は、半導体ウエーハの一部である半導体装置の製造方法。

【請求項 16】 請求項 1 から請求項 15 のいずれかに記載の方法によって製造された半導体装置を積層し、上下の半導体装置の前記導電層を電気的に接続する工程を含む半導体装置の製造方法。

【請求項 17】 請求項 15 を引用する請求項 16 記載の半導体装置の製造方法において、前記半導体ウエーハを個片に切断する工程を含む半導体装置の製造方法。

【請求項 18】 請求項 1 から請求項 17 のいずれかに記載の方法により製造された半導体装置。

【請求項 19】 電極を有し、貫通穴が形成された半導体素子と、前記貫通穴の内側を含む領域に形成された導電層と、を含む半導体装置。

【請求項 20】 請求項 19 記載の半導体装置において、前記電極には、前記貫通穴と連通する穴が形成され、前記導電層は、前記電極の少なくとも一部に積層させて形成されてなる半導体装置。

【請求項 21】 請求項 19 又は請求項 20 記載の半導体装置において、前記貫通穴は、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成されてなる半導体装置。

【請求項 22】 請求項 21 記載の半導体装置において、前記中間部は、全ての部分でほぼ同じ径で形成されてな

り、  
前記貫通穴は、前記開口端部と前記中間部を接続するテーパ部をさらに有する形状で形成されてなる半導体装置。

【請求項 2 3】 請求項 1 9 から請求項 2 2 のいずれかに記載の半導体装置において、  
前記導電層の一部によって前記接続部が設けられてなる半導体装置。

【請求項 2 4】 請求項 1 9 から請求項 2 3 のいずれかに記載の半導体装置において、  
前記貫通穴の内壁面に形成された絶縁膜をさらに有し、  
前記絶縁膜上に前記導電層が形成されてなる半導体装置。

【請求項 2 5】 請求項 1 9 から請求項 2 4 のいずれかに記載の半導体装置において、  
前記半導体素子は、半導体チップである半導体装置。

【請求項 2 6】 請求項 1 9 から請求項 2 4 のいずれかに記載の半導体装置において、  
前記半導体素子は、半導体ウェーハの一部である半導体装置。

【請求項 2 7】 請求項 1 9 から請求項 2 6 のいずれかに記載の半導体装置が積層され、上下の半導体装置の前記導電層が電氣的に接続されてなる半導体装置。

【請求項 2 8】 請求項 1 9 から請求項 2 7 のいずれかに記載の半導体装置が実装された回路基板。

【請求項 2 9】 請求項 1 9 から請求項 2 7 のいずれかに記載の半導体装置を有する電子機器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。

【0002】

【発明の背景】近年、複数の半導体チップを積み重ねた半導体装置が開発されている。その多くは、半導体チップの電極にワイヤ又はリードをボンディングして電氣的な接続を図ったものであったが、ワイヤ等を設けたために小型化に限界があった。また、半導体チップに貫通穴を形成し、貫通穴に溶融したハンダを充填して電氣的な接続を図ることも開発されている。しかし、細い貫通穴にハンダを充填するとボイドが発生してしまい、電氣的接続の信頼性を確保しにくい。

【0003】本発明は、この問題点を解決するものであり、その目的は、電氣的な接続を高い信頼性を以て、容易に図ることができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。

【0004】

【課題を解決するための手段】（1）本発明に係る半導体装置の製造方法は、電極を有する半導体素子に貫通穴を形成する第 1 工程と、前記貫通穴の内側を含む領域に導電層を形成する第 2 工程と、を含む。

【0005】本発明によれば、貫通穴に導電層を形成することで、半導体素子の一方の面と他方の面との電氣的接続を図るようになっていく。したがって、導電層を形成するだけであって、貫通穴に溶融材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電氣的接続の高い信頼性を確保できる。

【0006】（2）この半導体装置の製造方法において、前記電極に、前記貫通穴と連通する穴を形成し、前記導電層を、前記電極の少なくとも一部に積層して形成してもよい。

【0007】これによれば、導電層を、電極と電氣的に接続して形成することができる。

【0008】（3）この半導体装置の製造方法において、前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成してもよい。

【0009】これによれば、貫通穴の中間部が大径となっているので、導電層を形成しやすい。

【0010】（4）この半導体装置の製造方法において、前記中間部を、全ての部分でほぼ同じ径で形成し、前記貫通穴を、前記開口端部と前記中間部を接続するテーパ部をさらに有する形状で形成してもよい。

【0011】これによれば、中間部の径が全ての部分でほぼ等しいので、応力が均等にかかり、貫通穴を形成したことによる半導体素子の強度の低下を抑えることができる。

【0012】（5）この半導体装置の製造方法において、前記第 1 工程で、前記貫通穴よりも径の小さい小孔を予め形成し、前記小孔を拡大させて前記貫通穴を形成してもよい。

【0013】これによれば、貫通穴を形成するよりも小さいエネルギーで小孔を形成することができ、小孔を形成しておくことで、貫通穴を形成するエネルギーが小さくて済む。

【0014】（6）この半導体装置の製造方法において、前記第 1 工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決めして前記小孔を形成してもよい。

【0015】これによれば、窪みによって貫通穴を形成する位置を確認できるので、貫通穴を正確な位置に形成することができる。

【0016】（7）この半導体装置の製造方法において、前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させてもよい。

【0017】これによれば、容易に貫通穴を形成することができる。また、レーザービームで形成された小孔の内壁面が荒れていても、ウェットエッチングによってこれを拡大させるので、滑らかな内壁面の貫通穴を形成することができる。

【0018】（8）この半導体装置の製造方法において

て、電気的な接続部を形成する工程を含んでもよい。

【0019】(9) この半導体装置の製造方法において、前記接続部を、第2工程で前記導電層の一部として形成してもよい。

【0020】(10) この半導体装置の製造方法において、前記第1工程後であって、前記第2工程前に、前記貫通穴の内壁面に絶縁膜を形成する工程をさらに含み、前記第2工程で、前記絶縁膜上に前記導電層を形成してもよい。

【0021】(11) この半導体装置の製造方法において、前記絶縁膜を、化学気相堆積によって形成してもよい。

【0022】(12) この半導体装置の製造方法において、前記導電層を、無電解メッキによって形成してもよい。

【0023】特に、貫通穴の中間部が大きく広がった形状であれば、メッキ液を攪拌しやすいので好ましい。

【0024】(13) この半導体装置の製造方法において、少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無電解メッキを行い、前記導電材料で前記導電層を形成してもよい。

【0025】(14) この半導体装置の製造方法において、前記半導体素子は、半導体チップであってもよい。

【0026】(15) この半導体装置の製造方法において、前記半導体素子は、半導体ウェーハの一部であってもよい。

【0027】(16) 本発明に係る半導体装置の製造方法は、上記方法によって製造された半導体装置を積層し、上下の半導体装置の前記導電層を電気的に接続する工程を含んでもよい。

【0028】この半導体装置の製造方法には、三次元実装が適用される。

【0029】(17) この半導体装置の製造方法において、前記半導体ウェーハを個片に切断する工程を含んでもよい。

【0030】(18) 本発明に係る半導体装置は、上記方法により製造されたものである。

【0031】(19) 本発明に係る半導体装置は、電極を有し、貫通穴が形成された半導体素子と、前記貫通穴の内側を含む領域に形成された導電層と、を含む。

【0032】本発明によれば、貫通穴に形成された導電層によって、半導体素子の一方の面と他方の面との電気的接続が図られる。したがって、導電層が形成されるだけであって、貫通穴に溶融材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電気的接続の高い信頼性を確保できる。

【0033】(20) この半導体装置において、前記電極には、前記貫通穴と連通する穴が形成され、前記導電層は、前記電極の少なくとも一部に積層させて形成され

ていてもよい。

【0034】これによれば、導電層は、電極と電気的に接続して形成されている。

【0035】(21) この半導体装置において、前記貫通穴は、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成されていてもよい。

【0036】これによれば、貫通穴の中間部が大径となっているので、導電層を形成しやすい。

【0037】(22) この半導体装置において、前記中間部は、全ての部分でほぼ同じ径で形成されてなり、前記貫通穴は、前記開口端部と前記中間部を接続するテーパ部をさらに有する形状で形成されていてもよい。

【0038】これによれば、中間部の径が全ての部分でほぼ等しいので、応力が均等にかかり、貫通穴を形成したことによる半導体素子の強度の低下を抑えることができる。

【0039】(23) この半導体装置において、前記導電層の一部によって前記接続部が設けられていてもよい。

【0040】(24) この半導体装置において、前記貫通穴の内壁面に形成された絶縁膜をさらに有し、前記絶縁膜上に前記導電層が形成されていてもよい。

【0041】(25) この半導体装置において、前記半導体素子は、半導体チップであってもよい。

【0042】(26) この半導体装置において、前記半導体素子は、半導体ウェーハの一部であってもよい。

【0043】(27) 本発明に係る半導体装置は、上記半導体装置が積層され、上下の半導体装置の前記導電層が電気的に接続されたものでもよい。

【0044】この半導体装置には、三次元実装が適用されている。

【0045】(28) 本発明に係る回路基板は、半導体装置が実装されてなる。

【0046】(29) 本発明に係る電子機器は、上記半導体装置を有する。

【0047】

【発明の実施の形態】以下、本発明の好適な実施の形態について図面を参照して説明する。図1(A)は、本実施の形態で使用する半導体チップ10の一部を示す図である。半導体チップ10は一般的には直方体(立方体を含む)であるが、その形状は限定されず、球状であってもよい。

【0048】半導体チップ10は、図示しないトランジスタやメモリ素子などからなる集積回路が形成された表面に絶縁膜(層間膜)12を有する。絶縁膜12は、半導体チップ10の基本的な材料であるシリコンの酸化膜であることが多い。絶縁膜12上には電極(パッド)14が形成され、電極14は図示しない部分で集積回路と電気的に接続されている。電極14は、アルミニウムで形成されることが多い。電極14は、半導体チップ10

の面の少なくとも1辺(多くの場合、2辺又は4辺)に沿って並んでいる。また、電極14は、半導体チップ10の面の端部に並んでいる場合と、中央部に並んでいる場合がある。

【0049】電極14は、集積回路の製造プロセスに応じて構成される。例えば、図1(A)に示す例では、絶縁膜12上に、電極14の下層部が形成され、下層部の端部に載る絶縁膜16、18が形成され、電極14の上層部が絶縁膜18上に至るように形成されている。また、電極14の中央部をさけて端部を覆って、パッシベーション膜20が形成されている。パッシベーション膜20は、例えば、 $\text{SiO}_2$ 、 $\text{SiN}$ 、ポリイミド樹脂などで形成することができる。

【0050】本実施の形態では、上記半導体チップ10を使用して、以下の方法で半導体装置を製造する。

【0051】図1(B)に示すように、半導体チップ10の、電極14が形成された面にレジスト22を形成する。レジスト22を形成する方法としては、スピコート法、ディッピング法、スプレーコート法等の方法を用いることが可能である。レジスト22は電極14も覆って形成する。レジスト22は、後述するエッチング工程でエッチングしない部分を覆うものである。レジスト22は、フォトリソ、電子線レジスト、X線レジストのいずれであってもよく、ポジ型又はネガ型のいずれであってもよい。本実施の形態で使用するレジスト22は、ポジ型のフォトリソである。レジスト22は、コーティング後に、他の部材に付着しないようにするため、プリベークして溶剤を飛ばす。

【0052】図1(C)に示すように、レジスト22をパターンニングする。詳しくは、レジスト22上にマスクを配置して、エネルギーを照射する。エネルギーは、レジスト22の性質によって異なり、光、電子線、X線のいずれかである。本実施の形態ではレジスト22を露光する。マスクの形状は、パターンニング形状によって決まり、レジスト22がポジ型であるかネガ型であるかによって反転形状となる。

【0053】露光後、レジスト22を現像しポストベークする。パターンニングされたレジスト22には、電極14の中央部を露出させる開口部24が形成されている。

【0054】図2(A)に示すように、レジスト22の開口部24によって露出した電極14の中央部をエッチングする。エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング(RIE)であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。こうして、電極14の中央部(端部を除く部分)に、穴26を形成する。穴26は、後述する貫通穴50の位置に形成される。詳しくは、穴26は、貫通穴50の開口端部とほぼ同じか、あるいはそれ以上の大きさで形成され、貫通穴50と連通する。

【0055】図2(B)に示すようにレジスト22を剥離する。そして、図2(C)に示すように、半導体チップ10の電極14が形成された側と、その反対側に絶縁膜28、30を形成する。絶縁膜28は、シリコン酸化膜や窒化膜であってもよく、化学気相堆積(CVD)によって形成することができる。絶縁膜28は、電極14及びパッシベーション膜20を覆う。電極14には穴26が形成されているので、絶縁膜28は、穴26の内部(内壁面及び露出した絶縁膜12)も覆う。

【0056】図3(A)に示すように、半導体チップ10の電極14が形成された側と、その反対側に、レジスト32、34を形成する。レジスト32、34には、上述したレジスト22について説明した内容が該当する。レジスト32、34のうち一方(例えばレジスト32)を(例えば半導体チップ10の電極14が形成された側に)形成し、プリベークしてから、他方(例えばレジスト34)を形成し、これをプリベークしてもよい。

【0057】図3(B)に示すように、レジスト32、34をパターンニングして、後述する貫通穴50の位置に開口部36、38を形成する。開口部36は、電極14の穴26の内側に形成する。穴26と開口部36の間には、絶縁膜28が存在する。また、開口部36、38は、絶縁膜28、30の一部を露出させる。レジスト32、34のパターンニングの方法には、上述したレジスト22について説明した内容を適用することができる。

【0058】図3(C)に示すように、絶縁膜12、16に、電極14の穴26の内側に穴40を形成し、絶縁膜30に穴42を形成する。

【0059】図4(A)に示すように、レジスト32、34を剥離する。そして、図4(B)に示すように、半導体チップ10の穴40、42にて露出した部分をエッチングする。このエッチングする部分は、集積回路が形成されていない部分であり、シリコンで形成されている。このエッチングによって、半導体チップ10の表面に、視覚的に認識しやすい窪み44、46を形成する。窪み44、46の形状は、特に限定されず、テーパが付された形状であってもよいし、表面と垂直な壁面を有していてもよい。エッチングは、ウェットエッチングを適用することが簡単であるが、ドライエッチングを適用してもよい。エッチングの種類によって、窪み44、46の形状が決まる。

【0060】図4(C)に示すように、半導体チップ10に、小孔48(例えば直径約 $20\mu\text{m}$ )を形成する。小孔48は、後述する貫通穴50よりも小さい径で、貫通穴50の中心に形成する。小孔48の形成には、レーザ(例えばYAGレーザや $\text{CO}_2$ レーザ)を使用することができる。レーザビームは、上述した窪み44、46で位置を認識して照射することができる。レーザビームを、半導体チップ10の一方の面からのみ照射して小孔48を形成してもよいし、半導体チップ10の両面から

(順番にあるいは同時に) レーザビームを照射してもよい。両面からレーザビームを照射すれば、半導体チップ 10 に与える影響が少ない。

【0061】次に、図 5 (A) に示すように、半導体チップ 10 に貫通穴 50 を形成する。貫通穴 50 は、上述した小孔 48 を拡大させて形成する。例えば、ウェットエッチングを適用して、小孔 48 の内壁面をエッチングしてもよい。エッチング液として、例えば、沸酸と沸化アンモニウムを混合した水溶液 (バフファード沸酸) を用いてもよい。

【0062】貫通穴 50 は、開口端部と、開口端部よりも径の大きい中間部 (例えば約 40 ~ 50  $\mu\text{m}$  の径) と、を有する形状で形成してもよい。貫通穴 50 の中間部の径を、できるだけ大きくすることで、後述する CVD や無電解メッキを行いやすい。中間部を、全ての部分でほぼ同じ径で形成してもよい。すなわち、貫通穴 50 の中間部の内壁面が、貫通穴 50 の中心軸を通る断面において、直線を描いてもよい。この形状は、小孔 48 をウェットエッチングで拡大することで得られる。この形状によれば、貫通穴 50 を形成することによる半導体チップ 10 の強度の低下を抑えることができる。貫通穴 50 は、開口端部と中間部とを接続するテーパ部を有してもよい。テーパ部も、小孔 48 をウェットエッチングで拡大することで形成される。

【0063】次に、図 5 (B) に示すように、少なくとも貫通穴 50 の内壁面に絶縁膜 52 を形成する。絶縁膜 52 の形成には、CVD を適用してもよい。貫通穴 50 の中間部の径が、開口端部の径よりも大きければ CVD を行いやすい。絶縁膜 52 は、貫通穴 50 の内壁面以外の領域に形成されてもよい。例えば、絶縁膜 28、30 上に絶縁膜 52 が形成されてもよい。ただし、絶縁膜 52 によって、貫通穴 50 の開口を塞がないようにする。

【0064】図 5 (C) に示すように、半導体チップ 10 の電極 14 が形成された側にレジスト 54 を形成する。レジスト 54 は、半導体チップ 10 の貫通穴 50 の、一方の開口を塞いで形成される。レジスト 54 の構成及びその形成方法には、上述したレジスト 22 について説明した内容を適用できる。なお、レジスト 54 を形成するときに、その反対側にもレジスト 56 が形成されてもよい。そして、レジスト 54、56 をプリベークする。

【0065】図 6 (A) に示すように、電極 14 の側に形成されたレジスト 54 をパターンニングして、開口部 58 を形成する。開口部 58 は、電極 14 の少なくとも一部上方に形成されているが、貫通穴 50 の上方には、レジスト 54 の一部が残されたままとなっている。例えば、開口部 58 は、電極 14 の範囲内に収まる形状の外周と、少なくとも貫通穴 50 の開口端部を覆う形状の内周と、の間にリング状で形成されている。なお、ここでいうリング状とは角リング状であっても丸リング状であ

ってもよい。開口部 58 は、絶縁膜 52 の一部を露出させる。パターンニング方法については、上述したレジスト 22 について説明した内容を適用することができる。パターンニングが終わると、レジスト 54 を現像し、ポストベークする。

【0066】図 6 (B) に示すように、パターンニングされたレジスト 54 をマスクとして、絶縁膜 52、28 をエッチングして、電極 14 の一部を露出させる。ここで露出する電極 14 の一部は、電気的な接続を図る部分であるから、大きいことが好ましい。レジスト 54、56 は、その後、剥離する。

【0067】次に、図 7 (A) に示すように、半導体チップ 10 の両側に、レジスト 60、62 を形成する。電極 14 が形成された側に形成するレジスト 60 は、段差の大きい領域に形成されるため、予めフィルム状をなしたものの (ドライフィルム) であることが好ましい。

【0068】図 7 (B) に示すように、レジスト 60、62 をパターンニングして、貫通穴 50 と連通する開口部 64、66 を形成する。開口部 64、66 は、電気的な接続部 72 を形成する領域に形成され、開口部 64 は、電極 14 の一部を露出させる。

【0069】図 8 (A) に示すように、貫通穴 50 から電極 14 の露出部分上に至るまで、無電解メッキのための触媒 68 を付与する。本実施の形態では触媒 68 はパラジウムである。触媒 68 の形成方法として、例えば半導体チップ 10 をパラジウムとスズを含む混合溶液に浸し、その後、塩酸などの酸で処理することによってパラジウムのみを設けてもよい。あるいは、半導体チップ 10 を塩化スズ溶液に浸すことによってスズイオン (還元剤) を吸着させ、その後、塩化パラジウム溶液に半導体チップ 10 を浸して、スズイオン (還元剤) によりパラジウムイオンを還元しパラジウム核 (触媒) を析出させてもよい。

【0070】あるいは、触媒 68 を、インクジェット方式によって直接的に設けてもよい。インクジェット方式によれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつインクを無駄なく経済的に設けることが可能である。インクジェットヘッドは、例えばインクジェットプリンタ用に実用化されたもので、圧電素子を用いたピエゾジェットタイプ、あるいはエネルギー発生素子として電気熱変換体を用いたバブルジェットタイプ等が使用可能であり、吐出面積および吐出パターンは任意に設定することが可能である。これによって、レジストパターンニング工程及びレジスト剥離工程を行うことなく、また全面に金属層を形成する場合はエッチング工程を行うことなく電気的な接続部を形成することが可能になる。

【0071】次に、図 8 (B) に示すようにレジスト 60、62 を剥離する。レジスト 60、62 を剥離することによって、電気的な接続部 72 を形成したい領域のみ

に触媒68を設けることができる。レジスト60、62の剥離のときに、紫外線を照射してもよく、弱アルカリ性の溶液に浸してレジスト60、62を剥離してもよい。これによって容易かつ確実にレジスト60、62を剥離することができる。

【0072】上述した例では、レジスト60、62をパターン化した後に触媒68を設け、その後にレジスト60、62を剥離することによって、触媒68を電気的な接続部72の形成領域に露出させている。この例とは異なり、触媒68を全面に設けた後に、レジスト60、62を電気的な接続部72の形成領域を除いてパターン化して設けることによって、結果的に電気的な接続部72の形成領域に触媒68を露出させてもよい。この場合は、電気的な接続部72の形成を終えた後にレジスト60、62を剥離する。

【0073】次に、触媒68が露出する領域に、図9に示すように、無電解メッキによって導電層70を形成する。なお、触媒68は、貫通穴50の内壁面（図9に示す例では絶縁膜52の表面）と、電極14が形成された側及びその反対側と、に設けられている。したがって、導電層70は、電極14が形成された側と、その反対側と、を貫通穴50を介して連続的に形成される。また、導電層70は、電極14上に積層される。本実施の形態では、貫通穴50の中間部の径が、開口端部よりも大きいので、メッキ液の攪拌が良好に行える。

【0074】導電層70の材料として、Ni、Au、Ni+Au、Cu、Ni+Cu、Ni+Au+Cuのいずれかを用いることができる。例えば、銅メッキ液を使用し、触媒68であるパラジウムを核として溶液中の銅イオンを還元し、銅（導電層70）を析出する。なお、導電層70を形成するための導電材料として、複数の異種の金属（例えばNi+Cu、Ni+Au+Cu）を用いてもよく、これによって複数層で導電層70を形成してもよい。

【0075】無電解メッキのために、弱アルカリ性の銅メッキ溶液を用いてもよい。弱アルカリ性（pH9付近）の銅メッキとして例えば、PB-570MU、PB-570A、PB-570B、PB-570C、PB-570Sを混合してなるPB-570（メーカー名：荏原ユージーライト株式会社）を用いてもよい。これによれば、銅メッキ液が弱アルカリ性であるので、例えば電極14がアルミニウムであってもそれに与える損傷を少なくすることができる。

【0076】あるいは、電極14の表面に図示しない導電層を形成して電極14を保護すれば、強アルカリ性の溶液を使用してもよい。導電層は一層であっても複数層であってもよい。例えば、導電層を、ニッケルと金との二層で形成してもよい。導電層をニッケルで形成する方法として、予め、電極14上にジンケート処理を施してアルミニウム上の表面を亜鉛に置換し、その後に無電解

ニッケルメッキ液中に浸漬し、亜鉛とニッケルの置換反応を経てニッケルを堆積してもよい。もしくは、アルミニウムを、アルミニウム上のみに選択的に吸着するパラジウム溶液に浸し、その後無電解ニッケルメッキ液中に浸し、パラジウムを核としてニッケルの皮膜を析出させてもよい。導電層をニッケルのみで形成してもよいが、さらに無電解金メッキ液中に浸し、ニッケルの表面にさらに金の皮膜を形成してもよい。金の皮膜を形成することで導電層70との電気的接続をさらに確実にすることができる。

【0077】上述した例は全て湿式法（めっき）を用いた導電層70の形成方法であるが、その他の形成方法として従来行われている乾式法（スパッタなど）を用いた方法、または乾式法と湿式法を組み合わせた方法を採用してもよい。

【0078】さらに、電気的な接続部72を設けてもよい。導電層70の一部を接続部72としてもよい。その場合には、導電層70を厚く（例えば約5μm以上）形成することが好ましい。

【0079】以上の工程により、図9に示す半導体装置が得られる。上記工程によれば、導電層70によって、半導体チップ10の両面間の電気的な接続を図ることができる。半導体装置1は、複数の電極14を有し、貫通穴50が形成された半導体チップ10と、貫通穴50の内側を含む領域に形成された導電層70と、を含む。貫通穴50の形状は上述した通りである。電極50には、貫通穴50と連通する穴26が形成されている。導電層70は、電極14の少なくとも一部に積層して形成されている。また、導電層70の一部が、電気的な接続部72となっている。貫通穴50の内側において、導電層70の下には絶縁膜52が形成されており、半導体チップ10の内部に形成された集積回路との電気的接続を遮断している。

【0080】上述した工程は、半導体チップ10に対して行ったが、これを半導体ウエーハに対して行ってもよい。例えば、図10に示すように、半導体ウエーハ80に対して上記工程を行って、電気的な接続部82を形成してもよい。この半導体ウエーハ80をダイシングして、図9に示す半導体装置1を得ることができる。

【0081】また、図11に示すように、複数の半導体装置1を積層した、三次元実装型（スタックド型）の半導体装置を製造することもできる。図11に示す例では、上下の半導体装置1の接続部72を、ハンダ等のろう材84によって電気的に接合してある。

【0082】接着剤は、液状又はゲル状の接着剤であってもよいし、シート状の接着シートであってもよい。接着剤は、エポキシ樹脂を主な材料とするものであってもよい。接着剤は、絶縁性のものであってもよい。

【0083】接着剤中には、被接続体同士の電気的な接続性能を向上させるために、導電性物質を含んでいても

よい。導電性物質は、例えば、ロウ材、ハンダ等の粒子で構成され、それらが接着材料中に分散している。こうすることで、被接続体同士の接合時に、その粒子が接合のロウとして働き、接合性をさらに著しく向上することができる。

【0084】接着剤は、導電粒子が分散された異方性導電接着剤（ACA）、例えば異方性導電膜（ACF）や異方性導電ペースト（ACP）であってもよい。異方性導電接着剤は、バインダに導電粒子（フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電接着剤のバインダとして、熱硬化性の接着剤が使用されることが多い。その場合には、配線パターンと電極との間に、導電粒子が介在して両者間の電気的な接続が図られる。

【0085】絶縁性の接着剤の収縮力を利用して、接続部 72 同士を直接的に接合するとともに、接着剤にて上下の半導体装置 1 を接着してもよい。この場合には、接続部 72 がバンプの形状で形成されていることが好ましい。

【0086】接続部 72 間の電気的な接続には、Au-Au、Au-Sn、ハンダなどによる金属接合を適用してもよい。例えば、熱のみ、超音波振動のみ、あるいは超音波振動及び熱などを印加して両者を接合する。接合されると、振動や熱によって接続部 72 を構成する材料が拡散して金属接合が形成される。

【0087】また、最も下（又は最も上）に位置する半導体装置 1 の接続部 72 には、外部端子 86 が設けられる。外部端子 86 はハンダや金属などで形成することができるが、導電性の部材で形成すればよい。本実施の形態では、外部端子 86 は、ハンダボールである。

【0088】また、ハンダボールは必ずしも必要ではなく、半導体装置を基板上に実装して、半導体モジュールを構成してもよい。さらに、ハンダボールを形成せず、マザーボード実装時にマザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で電気的接続部を形成してもよい。

【0089】また、上述した工程を行った図 10 に示す複数の半導体ウエハ 80 を積層して、各接続部 82 を電気的に接合し、その後、ダイシングを行って図 11 に示す半導体装置を製造してもよい。

【0090】図 12 には、本実施の形態に係る半導体装置 1 を実装した回路基板 1000 が示されている。回路基板 1000 には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板 1000 には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置 1 の接続部 72 とを機械的に接続することでそれらの電気的導通を図る。

【0091】そして、本発明を適用した半導体装置 1 を有する電子機器として、図 13 にはノート型パーソナル

コンピュータ 2000、図 14 には携帯電話 3000 が示されている。

【0092】なお、上述した実施の形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリウム又はヒューズなどがある。

#### 【図面の簡単な説明】

10 【図 1】図 1（A）～図 1（C）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

【図 2】図 2（A）～図 2（C）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

【図 3】図 3（A）～図 3（C）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

20 【図 4】図 4（A）～図 4（C）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

【図 5】図 5（A）～図 5（C）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

【図 6】図 6（A）～図 6（B）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

30 【図 7】図 7（A）～図 7（B）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

【図 8】図 8（A）～図 8（B）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

【図 9】図 9 は、本発明を適用した実施の形態に係る半導体装置を示す図である。

【図 10】図 10 は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

【図 11】図 11 は、本発明を適用した実施の形態に係る他の半導体装置を示す図である。

40 【図 12】図 12 は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。

【図 13】図 13 は、本実施の形態に係る半導体装置を有する電子機器を示す図である。

【図 14】図 14 は、本実施の形態に係る半導体装置を有する電子機器を示す図である。

#### 【符号の説明】

10 半導体チップ

14 電極

26 穴

50 44 窪み









46 窪み  
48 小孔  
50 貫通穴  
68 触媒

\* 70 導電層  
72 接続部  
80 半導体ウェーハ  
\* 82 接続部




【図1】

【図2】




【図6】


【図9】




【図3】




【図4】




【図7】




【図8】




【図 10】




【図 12】



【図 13】



【図14】



---

フロントページの続き

(72)発明者 橋元 伸晃  
長野県諏訪市大和3丁目3番5号 セイコ  
ーエプソン株式会社内

(72)発明者 梅津 一成  
長野県諏訪市大和3丁目3番5号 セイコ  
ーエプソン株式会社内

(72)発明者 伊東 春樹  
長野県諏訪市大和3丁目3番5号 セイコ  
ーエプソン株式会社内

(72)発明者 花岡 輝直  
長野県諏訪市大和3丁目3番5号 セイコ  
ーエプソン株式会社内

【公報種別】特許法第17条の2の規定による補正の掲載  
【部門区分】第7部門第2区分  
【発行日】平成17年2月24日(2005.2.24)

【公開番号】特開2001-203316(P2001-203316A)  
【公開日】平成13年7月27日(2001.7.27)  
【出願番号】特願2000-12670(P2000-12670)  
【国際特許分類第7版】

H O 1 L 25/065

H O 1 L 25/07

H O 1 L 25/18

【F I】

H O 1 L 25/08 B

【手続補正書】

【提出日】平成16年3月16日(2004.3.16)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電極を有する半導体素子に貫通穴を形成する第1工程と、  
前記貫通穴の内側を含む領域に導電層を形成する第2工程と、  
を含む半導体装置の製造方法であって、

前記電極に、前記貫通穴と連通する穴を形成し、

前記導電層を、前記電極の少なくとも一部に積層し、

前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で  
形成する半導体装置の製造方法。

【請求項2】

請求項1記載の半導体装置の製造方法において、  
前記第1工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決め  
して前記小孔を形成する半導体装置の製造方法。

【請求項3】

請求項2記載の半導体装置の製造方法において、  
前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させる  
半導体装置の製造方法。

【請求項4】

請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、  
電気的な接続部を形成する工程を含む半導体装置の製造方法。

【請求項5】

請求項4記載の半導体装置の製造方法において、  
前記接続部を、第2工程で前記導電層の一部として形成する半導体装置の製造方法。

【請求項6】

請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、  
前記第1工程後であって、前記第2工程前に、前記貫通穴の内壁面に絶縁膜を形成する工  
程をさらに含み、

前記第2工程で、前記絶縁膜上に前記導電層を形成する半導体装置の製造方法。

【請求項7】

請求項 6 記載の半導体装置の製造方法において、  
前記絶縁膜を、化学気相堆積によって形成する半導体装置の製造方法。

【請求項 8】

請求項 1 から請求項 7 のいずれかに記載の半導体装置の製造方法において、  
前記導電層を、無電解メッキによって形成する半導体装置の製造方法。

【請求項 9】

請求項 8 記載の半導体装置の製造方法において、  
少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無電解メッキを行い、前記導電材料で前記導電層を形成する半導体装置の製造方法。

【請求項 10】

請求項 1 から請求項 9 のいずれかに記載の方法により製造された半導体装置。

【請求項 11】

電極を有し、貫通穴が形成された半導体素子と、  
前記貫通穴の内側を含む領域に形成された導電層と、  
を含む半導体装置であって、

前記電極には、前記貫通穴と連通する穴が形成され、  
前記導電層は、前記電極の少なくとも一部に積層させて形成され、  
前記貫通穴は、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で  
形成されてなる半導体装置。

【請求項 12】

請求項 11 に記載の半導体装置において、  
前記導電層の一部によって前記接続部が設けられてなる半導体装置。

【請求項 13】

請求項 11 または請求項 12 のいずれかに記載の半導体装置において、  
前記貫通穴の内壁面に形成された絶縁膜をさらに有し、前記絶縁膜上に前記導電層が形成されてなる半導体装置。

【請求項 14】

請求項 11 から請求項 13 のいずれかに記載の半導体装置において、  
前記半導体素子は、半導体チップである半導体装置。

【請求項 15】

請求項 11 から請求項 13 のいずれかに記載の半導体装置において、  
前記半導体素子は、半導体ウエーハの一部である半導体装置。

【請求項 16】

請求項 11 から請求項 15 のいずれかに記載の半導体装置が積層され、上下の半導体装置の前記導電層が電気的に接続されてなる半導体装置。

【請求項 17】

請求項 11 から請求項 16 のいずれかに記載の半導体装置が実装された回路基板。

【請求項 18】

請求項 11 から請求項 16 のいずれかに記載の半導体装置を有する電子機器。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0004

【補正方法】変更

【補正の内容】

【0004】

【課題を解決するための手段】

(1) 本発明に係る半導体装置の製造方法は、電極を有する半導体素子に貫通穴を形成する第 1 工程と、  
前記貫通穴の内側を含む領域に導電層を形成する第 2 工程と、

を含む半導体装置の製造方法であって、

前記電極に、前記貫通穴と連通する穴を形成し、

前記導電層を、前記電極の少なくとも一部に積層し、

前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成する。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正の内容】

【0005】

本発明によれば、貫通穴に導電層を形成することで、半導体素子の一方の面と他方の面との電氣的接続を図るようになっている。したがって、導電層を形成するだけであって、貫通穴に熔融材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電氣的接続の高い信頼性を確保できる。また、導電層を、電極と電氣的に接続して形成することができ、貫通穴の中間部が大径となっているので、導電層を形成しやすい。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】削除

【補正の内容】

【手続補正 5】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】削除

【補正の内容】

【手続補正 6】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】削除

【補正の内容】

【手続補正 7】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】削除

【補正の内容】

【手続補正 8】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】削除

【補正の内容】

【手続補正 9】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】削除  
【補正の内容】

【手続補正 10】  
【補正対象書類名】明細書  
【補正対象項目名】0012  
【補正方法】削除  
【補正の内容】

【手続補正 11】  
【補正対象書類名】明細書  
【補正対象項目名】0013  
【補正方法】削除  
【補正の内容】

【手続補正 12】  
【補正対象書類名】明細書  
【補正対象項目名】0014  
【補正方法】変更  
【補正の内容】  
【0014】

(2) この半導体装置の製造方法において、  
前記第1工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決めして前記小孔を形成してもよい。

【手続補正 13】  
【補正対象書類名】明細書  
【補正対象項目名】0016  
【補正方法】変更  
【補正の内容】  
【0016】

(3) この半導体装置の製造方法において、  
前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させてもよい。

【手続補正 14】  
【補正対象書類名】明細書  
【補正対象項目名】0018  
【補正方法】変更  
【補正の内容】  
【0018】

(4) この半導体装置の製造方法において、  
電気的な接続部を形成する工程を含んでもよい。

【手続補正 15】  
【補正対象書類名】明細書  
【補正対象項目名】0019  
【補正方法】変更  
【補正の内容】  
【0019】

(5) この半導体装置の製造方法において、  
前記接続部を、第2工程で前記導電層の一部として形成してもよい。

【手続補正 16】



【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正の内容】

【0020】

(6) この半導体装置の製造方法において、

前記第1工程後であって、前記第2工程前に、前記貫通穴の内壁面に絶縁膜を形成する工程をさらに含み、

前記第2工程で、前記絶縁膜上に前記導電層を形成してもよい。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】0021

【補正方法】変更

【補正の内容】

【0021】

(7) この半導体装置の製造方法において、

前記絶縁膜を、化学気相堆積によって形成してもよい。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正の内容】

【0022】

(8) この半導体装置の製造方法において、

前記導電層を、無電解メッキによって形成してもよい。

【手続補正19】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正の内容】

【0024】

(9) この半導体装置の製造方法において、

少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無電解メッキを行い、前記導電材料で前記導電層を形成してもよい。

【手続補正20】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】削除

【補正の内容】

【手続補正21】

【補正対象書類名】明細書

【補正対象項目名】0026

【補正方法】削除

【補正の内容】

【手続補正22】

【補正対象書類名】明細書

【補正対象項目名】0027

【補正方法】削除

## 【補正の内容】

## 【手続補正 23】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】削除

## 【補正の内容】

## 【手続補正 24】

【補正対象書類名】明細書

【補正対象項目名】0029

【補正方法】削除

## 【補正の内容】

## 【手続補正 25】

【補正対象書類名】明細書

【補正対象項目名】0030

【補正方法】変更

## 【補正の内容】

【0030】

(10) 本発明に係る半導体装置は、上記方法により製造されたものである。

## 【手続補正 26】

【補正対象書類名】明細書

【補正対象項目名】0031

【補正方法】変更

## 【補正の内容】

【0031】

(11) 本発明に係る半導体装置は、電極を有し、貫通穴が形成された半導体素子と、前記貫通穴の内側を含む領域に形成された導電層と、を含む半導体装置であって、

前記電極には、前記貫通穴と連通する穴が形成され、

前記導電層は、前記電極の少なくとも一部に積層させて形成され、

前記貫通穴は、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成されてなる。

## 【手続補正 27】

【補正対象書類名】明細書

【補正対象項目名】0032

【補正方法】変更

## 【補正の内容】

【0032】

本発明によれば、貫通穴に形成された導電層によって、半導体素子の一方の面と他方の面との電氣的接続が図られる。したがって、導電層が形成されるだけであって、貫通穴に溶解材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電氣的接続の高い信頼性を確保できる。また、導電層は、電極と電氣的に接続して形成されており、貫通穴の中間部が大径となっているので、導電層を形成しやすい。

## 【手続補正 28】

【補正対象書類名】明細書

【補正対象項目名】0033

【補正方法】削除

## 【補正の内容】

## 【手続補正 29】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】削除

【補正の内容】

## 【手続補正 30】

【補正対象書類名】明細書

【補正対象項目名】0035

【補正方法】削除

【補正の内容】

## 【手続補正 31】

【補正対象書類名】明細書

【補正対象項目名】0036

【補正方法】削除

【補正の内容】

## 【手続補正 32】

【補正対象書類名】明細書

【補正対象項目名】0037

【補正方法】削除

【補正の内容】

## 【手続補正 33】

【補正対象書類名】明細書

【補正対象項目名】0038

【補正方法】削除

【補正の内容】

## 【手続補正 34】

【補正対象書類名】明細書

【補正対象項目名】0039

【補正方法】変更

【補正の内容】

【0039】

(12) この半導体装置において、

前記導電層の一部によって前記接続部が設けられていてもよい。

## 【手続補正 35】

【補正対象書類名】明細書

【補正対象項目名】0040

【補正方法】変更

【補正の内容】

【0040】

(13) この半導体装置において、

前記貫通穴の内壁面に形成された絶縁膜をさらに有し、前記絶縁膜上に前記導電層が形成されていてもよい。

## 【手続補正 36】

【補正対象書類名】明細書

【補正対象項目名】 0 0 4 1

【補正方法】 変更

【補正の内容】

【 0 0 4 1 】

( 1 4 ) この半導体装置において、  
前記半導体素子は、半導体チップであつてもよい。

【手続補正 3 7】

【補正対象書類名】 明細書

【補正対象項目名】 0 0 4 2

【補正方法】 変更

【補正の内容】

【 0 0 4 2 】

( 1 5 ) この半導体装置において、  
前記半導体素子は、半導体ウエーハの一部であつてもよい。

【手続補正 3 8】

【補正対象書類名】 明細書

【補正対象項目名】 0 0 4 3

【補正方法】 変更

【補正の内容】

【 0 0 4 3 】

( 1 6 ) 本発明に係る半導体装置は、上記半導体装置が積層され、上下の半導体装置の前記導電層が電氣的に接続されたものでもよい。

【手続補正 3 9】

【補正対象書類名】 明細書

【補正対象項目名】 0 0 4 5

【補正方法】 変更

【補正の内容】

【 0 0 4 5 】

( 1 7 ) 本発明に係る回路基板は、半導体装置が実装されてなる。

【手続補正 4 0】

【補正対象書類名】 明細書

【補正対象項目名】 0 0 4 6

【補正方法】 変更

【補正の内容】

【 0 0 4 6 】

( 1 8 ) 本発明に係る電子機器は、上記半導体装置を有する。